Воздействие космической радиации на цифровые устройства на базе ПЛИС и методы повышения радиационной стойкости данных систем

Авторы

Муллов К. Д.

АО «Научно-исследовательский институт точных приборов», ул. Декабристов, 51, Москва, 127490, Россия

e-mail: kmullov@gmail.com

Аннотация

Основным предметом исследования в данной статье являются эффекты, возникающие в результате воздействия космического ионизирующего излучения на программируемые логические интегральные схемы (ПЛИС), а также методы борьбы с ними. В работе дается как классификация радиационных эффектов, так и классификация различных методов повышения радиационной стойкости цифровой аппаратуры. Также в данной работе рассматриваются принципы работы некоторых из представленных методов. Основным результатом работы является анализ преимуществ и недостатков методов повышения радиационной стойкости цифровой аппаратуры на базе ПЛИС и рекомендации к разработчикам аппаратуры по применению данных методов.

Ключевые слова

ионизирующее излучение, программируемая логическая интегральная схема, цифровая обработка сигналов, радиационная стойкость

Библиографический список

1. 1.Полесский С.Н., Жаднов В.В., Артюхова М.А., Прохоров В.Ф. Обеспечение радиационной стойкости аппаратуры космических аппаратов при проектировании // Компоненты и технологии. 2010. № 9. С. 93-97.

2. M. Ceschia, M. Violante, «Identification and classification of single-event upsets in the configuration memory of SRAM-based FPGAs», IEEE Trans. Nucl. Sci., vol. 50, № 6, pp. 2088-2094, Dec. 2003.

3. Мироненко Л., Юдинцев В. Повышение радиационной стойкости интегральных схем. Конструктивные методы на базе промышленной технологии // Электроника. 2012. № 8. С. 74-87.

4. Морелос-Сарагоса Р. Искусство помехоустойчивого кодирования. Методы, алгоритмы, применение — М.: Техносфера, 2006. — 320 с.

5. Баранников Л.Н., Ткачев А.Б., Хромцев А.В. Применение циклических кодов и приема со стиранием для цифровых каналов связи // Труды МАИ, 2005, № 18: http://www.mai.ru/science/trudy/published.php?ID=34194

6. Timmaraju A.S., Anand D. A. Input-Output Logic based Fault-Tolerant Design Technique for SRAM-based FPGA’s, arXiv:1311.0602v2, 2013.

7. F. Lima, L. Carro, R. Reis, Single Event Upset Mitigation Techniques for SRAM-based FPGAs, Proceedings of the 4th IEEE Latin American Test Workshop, 2003.

8. F.L. Kastensmidt, G. Neuberger, R.F. Hentschke, L. Carro, R. Reis, Designing Fault-Tolerant Techniques for SRAM-Based FPGAs, IEEE Design & Test of Computers, vol. 21, № 6, pp. 552–562, 2004.

Скачать статью