Имитационная модель высокоскоростной коммуникационной сети Ангара с топологией kD-тор

DOI: 10.34759/trd-2019-109-22

Авторы

Симонов А. С.

Научно-исследовательский центр электронной вычислительной техники, НИЦЭВТ, Варшавское шоссе, 125, Москва, 117587, Россия

e-mail: simonov@nicevt.ru

Аннотация

В статье описана реализация и опыт применения имитационной модели маршрутизатора высокоскоростной коммуникационной сети Ангара, предназначенной для построения на её основе многопроцессорных вычислительных систем с высокой масштабируемостью производительности.

Проведённые с использованием имитационной модели исследования позволили отработать основные решения по микроархитектуре маршрутизатора, алгоритмы работы его составных частей, формат пакета, основные операции, алгоритмы маршрутизации и арбитража, провести оптимизацию архитектурных параметров маршрутизатора, в том числе базовых соотношений по пропускным способностям, связности сети, размерам буферов памяти, сбалансировать пропускные способности составных частей маршрутизатора и осуществить верификацию заказной СБИС. По результатам имитационного моделирования был сформирован окончательный технический облик маршрутизатора, реализованный в заказной СБИС и сетевом оборудовании Ангара на её основе.

Полученный опыт может быть использован при создании перспективных образцов сетевого оборудования.

Ключевые слова:

имитационное моделирование, коммуникационная сеть

Библиографический список

1. Слуцкин А.И., Симонов А.С., Жабин И.А., Макагон Д.В., Сыромятников Е.Л. Разработка межузловой коммуникационной сети ЕС8430 «Ангара» для перспективных российских суперкомпьютеров // Успехи современной радиоэлектроники. 2012. № 1. С. 6 – 10.

2. Жабин И.А., Макагон Д.В., Поляков Д.А., Симонов А.С., Сыромятников Е.Л., Щербак А.Н. Первое поколение высокоскоростной коммуникационной сети «Ангара» // Наукоёмкие технологии. 2014. Т. 5. № 1. С. 21 – 27.

3. Симонов А.С., Жабин И.А., Куштанов Е.Р., Макагон Д.В., Семенов А.С., Щербак А.Н. Высокоскоростная сеть Ангара: архитектура и результаты применения // Вопросы кибербезопасности. 2019. № 4 (32). С. 46 – 53.

4. Ravi S., Raghunathan A., Chakradhar S.T. U.S. Patent No. 7,134,100. Washington, DC: U.S. Patent and Trademark Office. 2006, available at: https://patentimages.storage.googleapis.com/2b/1d/3c/7bdd5e86bdac9b/US7134100.pdf

5. Mathur A., Wang Q. Power reduction techniques and flows at RTL and system level // Processing of 2009 22nd International Conference on VLSI Design, IEEE, 2009, pp. 28 – 29, doi: 10.1109/VLSI.Design.2009.113

6. Байда Ю.В., Бутузов А.В., Ефимов А.Г., Цветков М.С. Методология перехода от программной потактовой модели микропроцессора к аппаратному симулятору на базе программируемой логики // Труды МФТИ. 2012. Т. 4. № 3. С. 114 – 121.

7. Матафонов Д.Е. Создание и отработка маршрутизатора в стандарте SpaceWire на отечественной программируемой логической интегральной схеме // Труды МАИ. 2018. № 103. URL: http://trudymai.ru/published.php?ID=100780

8. Kim D., Celio C., Biancolin D., Bachrach J., Asanovic K. Evaluation of RISC-V RTL with FPGA-accelerated simulation // First Workshop on Computer Architecture Research with RISC-V, 2017, аvailable at: https://people.eecs.berkeley.edu/~biancolin/papers/carrv17.pdf

9. Pellauer M., Vijayaraghavan M., Adler M. et al. A-Port networks: preserving the timed behavior of synchronous systems for modeling on FPGAs // ACM Transactions on reconfigurable technology and systems, 2009, vol. 2, no. 3, pp. 1 – 26.

10. Zheng G., Kakulapati G., Kalé L.V. Bigsim: A parallel simulator for performance prediction of extremely large parallel machines // 18th International Parallel and Distributed Processing Symposium, 2004, Santa Fe, NM, pp. 78.

11. Paul D., Nakhla N.M., Achar R., Nakhla M.S. Parallel simulation of massively coupled interconnect networks // IEEE Transactions on Advanced Packaging, 2009, vol. 33, no. 1, pp. 115 – 127.

12. Mubarak M., Carothers C.D., Ross R.B., Carns P. Enabling parallel simulation of large-scale HPC network systems // IEEE Transactions on Parallel and Distributed Systems, 2016, vol. 28, no. 1, pp. 87 – 100.

13. Cerutti I., Corvera J.A., Dumlao S.M., Reyes R., Castoldi P., Andriolli N. Simulation and FPGA-based implementation of iterative parallel schedulers for optical interconnection networks // IEEE/OSA Journal of Optical Communications and Networking, 2017, vol. 9, no. 4, pp. 76 – 87.

14. Jain N., Bhatele A., White S., Gamblin T., Kale L.V. Evaluating HPC networks via simulation of parallel workloads // Proceedings of the International Conference for High Performance Computing, Networking, Storage and Analysis, 2016, pp. 154 – 165.

15. Fujimoto R. Parallel and distributed simulation // Winter Simulation Conference (WSC), IEEE, 2015, pp. 45 – 59.

16. Симонов А.С. Программа имитационного моделирования работы коммуникационной сети «Ангара» // Свидетельство о государственной регистрации программы для ЭВМ, № 2014662998, 12.12.2014.

17. Kermani P., Kleinrock L. Virtual cut-through: A new computer communication switching technique // Computer networks, 1979, vol. 3, pp. 267 – 286.

18. Weinberg V. The Apex-MAP Benchmark. PRACE Workshop «New Languages & Future Technology Prototypes», LRZ, 1-2, March 2010, available at: http://www.prace-ri.eu/IMG/pdf/17_apexmap_vw.pdf

19. Dongarra J., Luszczek P., Petitet A. The LINPACK benchmark: past, present and future // Concurrency and Computation: practice and experience, 2003, vol. 15, no. 9, pp. 803 – 820.

20. Dongarra J., Heroux A., Luszczek P. High-performance conjugate-gradient benchmark: A new metric for ranking high-performance computing systems // The International Journal of High Performance Computing Applications, 2016, vol. 30, no. 1, pp. 3 – 10.

Скачать статью