Оценка аппаратной сложности устройства для умножения квадратных бинарных матриц с конвейеризацией операции чтения данных из специализированной многопортовой памяти

Авторы

Болгак А. В.^*, Ватутин Э. И.^**

Юго-Западный государственный университет, 305040 г. Курск, ул. 50 лет Октября, 94

*e-mail: aleksei.bolgack@yandex.ru
**e-mail: evatutin@rambler.ru

Аннотация

В данной статье рассмотрены сферы применения матричных вычислений. Приведено описание подходов к выполнению операции умножения матриц. Рассмотрены основные методы оптимизации обработки матриц на программном и аппаратном уровне. Рассмотрены основные виды цифровых устройств, в основу работы которых положен принцип параллельно-конвейерной обработки информации. Предложено систолическое устройство для быстрого умножения квадратных бинарных матриц размером n × n, отличительной особенностью которого является конвейеризация операции чтения данных из специализированной многопортовой памяти. Выполнена оценка аппаратной сложности предложенного устройства, а также ее сравнение с аппаратной сложностью устройства-прототипа на базе систолических структур. Полученные результаты показали, что устройство для умножения бинарных матриц с конвейеризацией операции чтения данных из специализированной многопортовой памяти обладает в 5,5 – 8,8 раз большей аппаратной сложностью по сравнению с устройством-прототипом в зависимости от размера матрицы n при снижении времени обработки бинарных матриц размером n < 2000 до 200 раз, что является целесообразным для практической реализации предложенного устройства с использованием FPGA или ASIC.

Ключевые слова:

умножение матриц, оценка аппаратной сложности, многопортовая специализированная память, специализированные вычислительные средства, систолические вычислительные средства

Список источников

1. Григорьев Е.К., Сергеев А.М. Способ защитного кодирования данных, получаемых оптическими сенсорами беспилотных авиационных систем // Труды МАИ. 2023. № 133. URL: https://trudymai.ru/published.php?ID=177675
2. Никулин В.С., Хижняков Ю.Н., Сторожев С.А. Виртуальный адаптивный векторно-матричный измеритель окислителя камеры сгорания газотурбинного двигателя // Труды МАИ. 2021. № 121. URL: https://trudymai.ru/published.php?ID=162668. DOI: 10.34759/trd-2021-121-21
3. Гончарова В.И. Параметрический синтез нелинейной системы автоматического управления с распределенными параметрами // Труды МАИ. 2024. № 134. URL: https://trudymai.ru/published.php?ID=178476 
4. Сбитенькова М.А. Гибридная инерциальная навигационная система // Труды МАИ. 2011. № 45. URL: https://trudymai.ru/published.php?ID=25509&amp;PAGEN_2=2
5. Саенко И.Б., Митяков Е.С., Лаута О.С., Соколов А.П. Алгоритм роевого управления БПЛА с элементами кластерного анализа // Информация и космос. Серия: Информационные технологии и телекоммуникации. 2024. № 4. С. 68-75. 
6. Волков А.С., Баскаков А.Е. Разработка процедуры двунаправленного поиска для решения задачи маршрутизации в транспортных программно-конфигурируемых сетей // Труды МАИ. 2021. № 118. URL: https://trudymai.ru/published.php?ID=158240. DOI: 10.34759/trd-2021-118-07
7. Зыков А.А. Основы теории графов. - М.: Наука, 1986. - 384 с.
8. Ватутин Э.И., Зотов И.В. Построение матрицы отношений в задаче оптимального разбиения параллельных управляющих алгоритмов // Известия Курского государственного технического университета. 2004. № 2. С. 85–89.
9. Болгак А.В., Ватутин Э.И. Оценка реальной производительности процессоров семейства Intel Core различных поколений в задаче умножения вещественных матриц для однопоточной программной реализации // 4-ая международная научно-техническая конференция «Облачные и распределенные вычислительные системы в электронном управлении» - ОРВС–2023 (Переславль-Залесский, 28 ноября – 1 декабря 2023): сборник трудов. - Курск: Изд-во «Университетская книга», 2024. С. 98–100. 
10. Ватутин Э.И., Титов В.С. Оценка реальной производительности современных процессоров в задаче умножения матриц для однопоточной программной реализации с использованием расширения SSE (часть 1) // Известия Юго-Западного государственного университета. 2015. Т. 1, № 4 (61). С. 26–35.
11. Ватутин Э.И., Титов В.С. Оценка реальной производительности современных процессоров в задаче умножения матриц для однопоточной программной реализации с использованием расширения SSE (часть 2) // Известия Юго-Западного государственного университета. 2015. Т. 1, № 5 (62). С. 8–16.
12. Ватутин Э.И., Мартынов И.А., Титов В.С. Оценка реальной производительности современных видеокарт с поддержкой технологии CUDA в задаче умножения матриц // Известия Юго-Западного государственного университета. Серия: Управление, вычислительная техника, информатика. Медицинское приборостроение. 2014. № 2. С. 8–17.
13. Боресков А.В., Харламов А.А. Марковский Н.Д. и др. Параллельные вычисления на GPU. Архитектура и программная модель CUDA. - М.: Изд-во Московского университета, 2012. 336 с.
14. Старовойтов И.Н., Ревняков Е.Н., Полякова Е.Н. Параллельные вычисления на графических процессорах // Первая Международная научная конференция по проблемам цифровизации: EDCRUNCH URAL – 2020 (Екатеринбург, 29–30 сентября 2020): материалы конференции. – Екатеринбург: Изд-во Уральского университета, 2020. С. 314–319. 
15. Гребнев А.К., Гридин В.Н., Дмитриев В.П. Оптоэлектронные элементы и устройства. – М.: Радио и связь, 1998. – 336 с.
16. Юшин А.М. Оптоэлектронные приборы и их зарубежные аналоги: справочник. Т.1. – М.: Радиософт, 1998. – 512 с.
17. Белов П.А., Беспалов В.Г., Васильев В.Н. и др. Оптические процессоры: достижения и новые идеи / В кн.: Проблемы когерентной и нелинейной оптики. – СПб.: Университет ИТМО, 2006. С. 6–36.
18. Плаксиенко В.С., Плаксиенко Н.Е., Плаксиенко С.В. Устройства приема и обработки сигналов. – М.: Учебно-методический издательский центр «Учебная литература», 2004. – 376 с.
19. Одинец А.И., Науменко А.П. Цифровые устройства: АЦП и ЦАП. – Омск: Изд-во ИРСИД, 2006.- 48 с.
20. Кун С. Матричные процессоры на СБИС: Пер. с англ. - М.: Мир, 1991. - 672 с.
21. Строгонов А.В. Основы цифровой обработки сигналов. - Воронеж: Воронежский государственный технический университет, 2014. - 310 с.
22. Гвоздева С.Н., Ватутин Э.И., Титов В.С. Оценка быстродействия устройства с систолической структурой для умножения бинарных матриц // Телекоммуникации. 2020. № 3. С. 2–10.

Скачать статью