Анализ избыточности битовой последовательности для проектов программируемых логических интегральных схем

Математическое и программное обеспечение


Авторы

Панкратов А. В. *, Якимов В. Л. **, Маковский В. Н. ***

Военно-космическая академия имени А.Ф. Можайского, ул. Ждановская, 13, Санкт-Петербург, 197198, Россия

*e-mail: pankratov-av@rambler.ru
**e-mail: yakim78@yandex.ru
***e-mail: sla_mvn777@mail.ru

Аннотация

Рассмотрен механизм отображения высокоуровневого описания цифрового устройства на конфигурирующую битовую последовательность при проектировании ПЛИС. Показана возможность выделения семейства битовых последовательностей, соответствующих заданной схеме. Приведен пример неустранимой избыточности конфигурирующей битовой последовательности для узлов коммутирующих матриц.

Ключевые слова:

проектирование программируемых логических интегральных схем, битовый конфигурационный поток, коммутирующие матрицы

Библиографический список

  1. Xilinx DS312 Spartan-3E FPGA Family Data Sheet. http://www.xilinx.com/support/documentation/data_sheets/ds312.pdf

  2. Кузелин М.О., Кнышев Д.А., Зотов В.Ю. Современные семейства ПЛИС фирмы Xilinx: Справ. пособие. — М.: Горячая линия-Телеком, 2004. — 440 с.

  3. Мальцев Г.Н, Панкратов А.В, Макунин А.А. Анализ структуры исходных файлов проекта // Информационно-управляющие системы. 2014. № 6 (73). С. 94 —101.


Скачать статью

mai.ru — информационный портал Московского авиационного института

© МАИ, 2000—2021

Вход