Универсальный блок управления массивом запоминающих устройств наземного отладочного комплекса

Радиотехника. Электроника. Телекоммуникационные системы


Авторы

Кордовер К. А. *, Жданов А. А. **, Данилов А. М. ***

Научно-исследовательский отдел кафедры 304,

*e-mail: k.a.kordover@mai.ru
**e-mail: spbrothers@inbox.ru
***e-mail: danilovcanek@gmail.com

Аннотация

В статье приводится описание вычислительного устройства, которое используется для эмуляции работы микросхем памяти, расположенных на наземном отладочном комплексе (НОК), предназначенном для ускорения процесса отладки устройств на основе программируемых логических интегральных схем (ПЛИС). Рассматривается общий принцип работы, структурная схема разрабатываемого устройства, выполняемые функции и возможные походы к их реализации.

Ключевые слова

наземный отладочный комплекс, универсальный блок управления, эмулятор, ПЛИС, массив запоминающих устройств, маршевые тесты

Библиографический список

  1. Charles E. Stroud A Designer’s Guide to Built-In Self-Test Boston : Kluwer Academic Publishers,2002, 344p.
  2. Cheng-Wen Wu, «RAM Fault Models &Test Algorithms», Lab for Reliable Computing, Dept. Electrical Engineering, National TsingHua University, Hsinchu, Taiwan,url:http:// larc.ee.nthu.edu.tw/~cww/n/625/6253/m02MT0502.pdf, 25.11.2012.
  3. Cheng-Wen Wu, «Testing Word-Oriented & Multi-Port Memories»,Lab for Reliable Computing, Dept. Electrical Engineering, National TsingHua University, Hsinchu, Taiwan, url: http://larc.ee.nthu.edu.tw/~cww/n/625/6253/m04WM0703.pdf, 25.11.2012.
  4. Chi-Feng Wu, Chih-Tsun Huang, Cheng-Wen Wu, «RAMSES: a fast memory fault simulator» in Proc. IEEE International Symposiumon Defect and Fault Tolerance in VLSI Systems (DFT), Albuquerque, Nov. 1999, pp. 165–173.

Скачать статью

mai.ru — информационный портал Московского авиационного института

© МАИ, 2000—2021

Вход